，說道：“師父您就放心吧，您這種情報機構的人員，我知道其重要性的！”

老道無語地白了小黑一眼，然後說道：“知道你還要說出來，萬一隔牆有耳怎麼辦？”

小黑這才意識到自己剛剛已經說漏嘴了！不由得縮了縮自己的腦袋。

“對了，師父，你說師兄他家裡有一些關係，難道他家裡也有跟您一樣的人？”小黑立即轉移話題。

老道回答道：“這倒沒有。不過他爺爺來歷不凡，曾經在為我們民族解放過程中做出了重大貢獻，而後又低調歸隱。他爺爺雖然去了，不過他爺爺一些戰友和部下，現在還活著，在中央呢！所以他家底還是不錯的！”

小黑點了點頭，沒說什麼。

第十三章　積體電路設計

“師父，這兩袋米放哪啊？”付新口裡稍稍喘著粗氣，肩上扛著兩米，闖了進來，把正在燒火的小黑和提著鏟子煮飯的老道嚇了一大跳。

老道停下了手中的動作，指了指他存放大米的大缸說道：“就放這米缸旁邊吧！”

老道發現不對勁，又問道：“對了，付新，你扛了兩袋米上來，那你帶來的錄音機呢？”

付新哼唧著鼻音，然後回答道：“還在下面的車裡，我還要再跑一趟，另外我還帶來了幾斤肉，兩壺油，三袋鹽和一箱酒，都在車上，我現在下去拿上來。”

“師兄，我去幫你吧！”小黑突然開口道。

付新搖了搖頭，說道：“不用了，我一次拿得下！”

“你小子別逞強！”老道白了付新一眼，然後朝小黑吩咐道：“你去幫你師兄拿點，那錄音機和一箱酒都是摔不得的，他一個拿這麼多，我怕他摔著。”

付新想了想，或許是覺得自己確實拿不下這麼多吧，沒有再拒絕，向小黑說道：“師弟你想來就來吧！”

“小黑，你是不是有什麼心理陰影啊，我看你不是不通人情世故，而是不願與人交流啊！”走在下山的路上，付新主動開口問道。

小黑猶豫了一會兒，記起老道的吩咐，鼓起勇氣，低著頭說道：“嗯！”隨後就沒了聲息。

付新看小黑這個樣子，心中斷定。他有什麼難言之隱，隨即轉移話題說道：“小黑。你主要懂得積體電路的那些方面啊？”

問道這個自己的優勢領域，小黑明顯自信了許多，看著付新的眼睛答道：“由於我爺爺教我時，條件有限，所以我現在最擅長的是功能設計階段。”

功能設計階段，付新聽得明白，這個階段是指設計人員根據產品的應用場合，設定一些諸如功能、操作速度、介面規格、環境溫度及消耗功率等規格。以做為將來電路設計時的依據。更可進一步規劃軟體模組及硬體模組該如何劃分，哪些功能該整合於SOC內，哪些功能可以設計在電路板上。

在付新的記憶裡，積體電路設計分為晶片硬體設計和軟體協同設計，晶片硬體設計包括功能設計階段、設計描述和行為級驗證、邏輯綜合、門級驗證、佈局和佈線五個階段；軟體協同設計同樣包括五個階段，電路設計、前模擬、版圖設計、後模擬、後續處理。

晶片硬體設計中，功能設計完成後。可以依據功能將SOC劃分為若干功能模組，並決定實現這些功能將要使用的IP核。此階段將接影響了SOC內部的架構及各模組間互動的訊號，及未來產品的可靠性。決定模組之後，可以用VHDL等硬體描述語言實現各模組的設計。接著，利用VHDL的電路模擬器，對設計進行功能驗證（function＿simulation）。

確定設計描述正確後。可以使用邏輯綜合工具（synthesizer）進行綜合。綜合過程中，需要選擇適當的邏輯器件庫（logic＿cell＿library），作為合成邏輯電路時的參考依據。硬體語言設計描述檔案的編寫風格是決定綜合工具執行效率的一個重要因素。事實上，綜合工具支援的HDL語法均是有限的，一些過於抽象的語法只適於作為系統評估時的模擬模型。而不能被綜合工具接受。邏輯綜合得到門級網表。

接著是門級驗證，門級功能驗證是暫存器傳輸級驗證。主要的工作是要確認經綜合後的電路是否符合功能需求。該工作一般利用閘電路級驗證工具完成。

最後是佈局和佈線，佈局指將設計好的功能模組合理地安排在晶片上，規劃好它們的位置。佈線則指完成各模組之間互連的連線。注意，各模組之間的連線通常比較長，因此，產生的延遲會嚴重影響SOC的效能，尤其